L’AI sta progettando il cervello su cui girerà: è iniziato il loop silicio → AI → silicio

Per quasi tutta la storia recente dell’intelligenza artificiale abbiamo raccontato una relazione semplice: chip più potenti producono AI più potenti. Nvidia costruisce GPU migliori, i laboratori ottengono più calcolo, i modelli crescono, le capacità aumentano.

Nel 2026 quella relazione ha iniziato a piegarsi su se stessa. L’AI non usa più soltanto il silicio. Sta entrando nel processo che progetta il silicio.

OpenAI afferma che il suo primo chip proprietario, Jalapeño, è passato dal progetto iniziale al tape-out in nove mesi e che i propri modelli hanno accelerato parti della progettazione, della verifica e dell’ottimizzazione. Google usa da anni AlphaChip per progettare porzioni dei propri TPU. Cadence ha introdotto agenti che eseguono autonomamente simulazioni, verifiche e correzioni. Synopsys sta costruendo workflow agentici dal requisito al silicio. Architect Labs sostiene di aver portato un acceleratore da una specifica ad un prototipo funzionante in meno di due settimane.

Presi separatamente sembrano progressi di ingegneria. Insieme descrivono qualcosa di più importante: AI → chip migliori → AI più veloce → chip ancora migliori.

È un loop. Ed è uno dei pochi loop tecnologici che può accelerare direttamente la macchina che lo sta creando.

Il momento in cui il software entra nel proprio cervello

L’intelligenza artificiale moderna vive dentro un’infrastruttura enorme. Abbiamo già raccontato perché l’AI non è più soltanto software, perché le AI factory stanno diventando fabbriche di intelligenza e perché il futuro del calcolo assomiglia sempre più a una centrale industriale.

Dentro quella centrale, però, il componente fondamentale resta il chip. Ogni token generato, ogni agente che pianifica, ogni simulazione, ogni modello del mondo e ogni robot dipendono da transistor, memoria, interconnessioni e packaging.

Per questo il passaggio attuale è così importante. Se l’AI può contribuire a migliorare il proprio hardware, allora non stiamo soltanto automatizzando una professione. Stiamo comprimendo il ciclo che produce la capacità computazionale della generazione successiva.

Jalapeño: OpenAI ha usato l’AI per progettare il chip dell’AI

Il caso più chiaro arriva direttamente da OpenAI. Nel giugno 2026 OpenAI e Broadcom hanno presentato Jalapeño, il primo Intelligence Processor progettato da OpenAI per l’inferenza dei modelli linguistici.

La parte più interessante non è soltanto che OpenAI abbia costruito un chip. È il modo in cui lo ha costruito. L’azienda afferma che Jalapeño è passato dal progetto iniziale al tape-out in nove mesi, un ciclo eccezionalmente breve per un ASIC avanzato. OpenAI attribuisce parte di questa velocità all’uso dei propri modelli nel design e nell’ottimizzazione.

Ad agosto, nei primi risultati tecnici di Jalapeño, OpenAI ha descritto un passaggio ancora più forte. L’AI avrebbe contribuito a esplorare implementazioni, accorciare i loop di progettazione e verifica e ottimizzare circuiti aritmetici. Per alcuni blocchi selezionati di attention e mixture-of-experts, implementazioni generate con l’aiuto dell’AI sono risultate fra 1,5 e 1,8 volte più veloci di implementazioni precedenti scritte da esperti umani.

Questi numeri non significano che l’intero chip sia stato “inventato da ChatGPT”. L’architettura, le scelte di sistema e la responsabilità ingegneristica restano umane. Ma il confine si è spostato. Gli stessi modelli che gireranno sul silicio stanno iniziando a partecipare alla costruzione di quel silicio.

È la versione hardware del fenomeno che abbiamo appena descritto nell’articolo sull’AI che entra nel processo di costruzione della prossima AI.

Il vero salto è la co-progettazione

Un chip generalista nasce cercando di servire molti carichi di lavoro diversi. Ma l’AI moderna sta diventando abbastanza importante da giustificare hardware progettato intorno ai propri pattern reali.

Jalapeño, per esempio, è stato ottimizzato attorno a kernel, movimento della memoria, networking e pattern di serving tipici dei modelli di frontiera. Questo è il vantaggio della co-progettazione: modello, software e hardware smettono di essere mondi separati.

Il principio si collega alla nuova guerra del controllo dell’intero stack AI. Chi controlla modello, runtime, memoria, rete e chip può ottimizzare ogni livello rispetto agli altri.

Ed è qui che l’AI può diventare un moltiplicatore. Un agente può esplorare migliaia di alternative di architettura, modificare parametri, lanciare simulazioni, analizzare errori e ripetere il ciclo molto più rapidamente di un team che deve operare manualmente ogni strumento.

Cadence: da cinque settimane a meno di un giorno

Il mondo del chip design usa da decenni software EDA, Electronic Design Automation. Sono strumenti potentissimi, ma tradizionalmente richiedono ingegneri altamente specializzati che impostano, osservano e correggono i workflow.

Nel 2026 Cadence ha spinto questa struttura verso l’autonomia con il proprio

Leggi Anche:

AlphaGenome Atlas: 9 miliardi di mutazioni, l’AI prova a leggere ogni lettera del DNA umano

Secondo Cadence, in alcuni workflow il sistema ha prodotto una velocizzazione superiore a 40 volte, riducendo un ciclo tipico di validazione RTL da circa cinque settimane a meno di un giorno.

A settembre Cadence ha esteso il sistema con un agente capace di generare RTL direttamente da specifiche, analizzarlo e ottimizzarlo rispetto a potenza, performance e area.

Questo è il passaggio da “AI che suggerisce” a “AI che usa gli strumenti”. È lo stesso salto che abbiamo visto con gli agenti AI che iniziano a lavorare autonomamente, ma applicato a uno dei processi industriali più complessi del pianeta.

Synopsys: l’agente entra nell’intero ciclo dal requisito al silicio

Cadence non è sola. Synopsys ha annunciato workflow agentici autonomi sviluppati con Microsoft e utilizzati anche da AMD. L’obiettivo dichiarato è spingere l’automazione lungo l’intero ciclo del chip, dalla specifica al silicio.

Nei primi risultati pubblici, Synopsys parla di una riduzione fino al 40% nel tempo di alcuni workflow di debug closure.

Questa convergenza è importante perché Cadence e Synopsys non sono startup marginali. Sono due delle aziende centrali nell’ecosistema EDA globale. Quando i produttori degli strumenti che progettano quasi tutti i chip avanzati iniziano a trattare gli agenti come ingegneri operativi, il cambiamento non è più una demo.

Google lo faceva già: AlphaChip

Prima dell’esplosione degli agenti, Google DeepMind aveva mostrato un’altra strada. AlphaChip usa reinforcement learning per progettare layout di blocchi nei TPU di Google.

La cosa più interessante è che AlphaChip migliora mentre affronta nuovi problemi. Con ogni nuova generazione di TPU, Google ha aumentato il contributo dell’AI al floorplanning e ha usato il sistema per ridurre tempi e migliorare i layout.

È un precursore fondamentale perché mostra che il loop AI→hardware non nasce nel 2026. Ma nel 2026 cambia scala: da algoritmi specializzati per singole fasi a agenti che attraversano più strumenti e più stadi del processo.

Architect Labs: un chip in due settimane? Il segnale conta più del titolo

Ad agosto 2026 Architect Labs ha pubblicato una dichiarazione che sembra scritta per un romanzo di fantascienza: il proprio sistema AI avrebbe progettato, verificato e portato in esecuzione un acceleratore chiamato Redwood in meno di due settimane.

La società sostiene che l’AI abbia generato RTL, verifica UVM, prove formali, firmware, driver e kernel a partire da una specifica di alto livello. Il prototipo esegue modelli come Llama, Qwen e Kimi.

Qui serve però una distinzione essenziale. Secondo Business Insider e altre ricostruzioni indipendenti, Redwood è stato dimostrato su FPGA. Non è ancora un ASIC prodotto su larga scala. Quindi il titolo “AI costruisce un chip completo in due settimane” va letto come prototipo di flusso end-to-end, non come prova che il ciclo industriale di produzione sia ormai ridotto a quattordici giorni.

Ma proprio questo rende il risultato interessante. La frontiera non è più soltanto “l’AI può ottimizzare una fase?”. La domanda è diventata: quanto del flusso completo può essere trasformato in un loop agentico verificabile?

Il chip design è il laboratorio perfetto per gli agenti

Il motivo per cui questo campo può accelerare rapidamente è strutturale. La progettazione dei chip è difficile, ma è anche profondamente digitale. Molte decisioni possono essere simulate. Molti errori possono essere formalmente verificati. Molte alternative possono essere misurate rispetto a obiettivi chiari: area, potenza, timing, latenza, throughput.

È un ambiente ideale per agenti capaci di generare ipotesi, usare strumenti e verificare risultati. Lo stesso paradigma che nel mondo fisico abbiamo visto nei laboratori AI autonomi che non dormono, nel silicio può diventare ancora più veloce perché una parte enorme della ricerca avviene in simulazione.

Non serve aspettare che una provetta reagisca. L’agente può lanciare centinaia di esperimenti digitali in parallelo.

Il collo di bottiglia si sposta: non più idee, ma verifica

Quando gli agenti iniziano a generare migliaia di design, emerge un problema nuovo. La capacità di produrre alternative può crescere più rapidamente della capacità di capire quali funzionano davvero.

È lo stesso fenomeno che vediamo nella scienza automatizzata: l’AI può generare più ipotesi di quante ne riusciamo a testare. Nel chip design, il nuovo collo

Questo spiega perché il futuro dell’EDA non sarà soltanto generativo. Dovrà essere evidence-driven: ogni decisione automatica dovrà essere accompagnata da prove, simulazioni e verifiche formali.

La velocità senza verifica produrrebbe semplicemente errori più velocemente.

Packaging 3D: quando l’AI deve progettare un sistema, non un singolo chip

La frontiera dell’hardware AI non riguarda più soltanto il die. Abbiamo raccontato perché il packaging avanzato è diventato un collo di bottiglia e perché gli stack di chip 3D stanno aprendo una nuova corsa.

Più componenti vengono impilati e connessi, più il design diventa un problema multidimensionale. Potenza, calore, timing, interconnessioni, memoria e affidabilità si influenzano a vicenda.

Per un essere umano è difficile esplorare uno spazio di questo tipo in modo esaustivo. Per una rete di agenti, invece, diventa un problema di orchestrazione e ricerca.

È qui che l’AI potrebbe diventare indispensabile proprio perché i chip futuri saranno troppo complessi per essere ottimizzati manualmente in ogni dettaglio.

Fotonica: progettare il chip che calcola con la luce

Un altro territorio perfetto per la co-progettazione automatizzata è la fotonica. FuturVibe ha raccontato come i chip che calcolano con la luce possano ridurre alcuni limiti energetici ed eliminare parte del costo del movimento dei dati.

Ma i sistemi fotonici sono difficili da progettare. Geometrie, interferenze, perdite, temperatura e integrazione elettronica interagiscono in modi complessi.

Un agente capace di esplorare milioni di configurazioni può diventare il progettista naturale di queste architetture. E se il risultato è un chip che rende l’AI più efficiente, il loop si chiude di nuovo.

Materiali sotto il nanometro: l’AI entra anche nella materia

La miniaturizzazione tradizionale sta incontrando limiti fisici. Per questo la corsa si sposta verso nuovi materiali sotto il nanometro, transistor tridimensionali e architetture che combinano materiali diversi.

Qui si collega il pezzo precedente sui laboratori autonomi. L’AI può progettare una struttura digitale, ma può anche guidare esperimenti fisici per trovare materiali migliori. Il risultato è un loop più grande:

AI progetta il chip → laboratorio AI cerca nuovi materiali → nuovi materiali migliorano il chip → il chip esegue AI più potenti → l’AI progetta la generazione successiva.

Questa è la convergenza che rende il fenomeno molto più importante di un semplice tool EDA.

Energia: ogni watt risparmiato diventa intelligenza

L’hardware AI è ormai limitato anche dalla disponibilità di energia. FuturVibe ha raccontato perché la rete elettrica sta diventando un collo di bottiglia.

In questo contesto, un miglioramento di efficienza non è un dettaglio. Se un chip produce più token per watt, quel guadagno può essere convertito direttamente in più inferenza, più agenti, più utenti o più ricerca.

OpenAI afferma che Jalapeño offre un miglior rapporto fra performance, latenza e potenza rispetto ai sistemi di confronto usati nei propri test. Se questo tipo di vantaggio viene replicato su più generazioni, l’AI che aiuta a progettare hardware può trasformarsi in una macchina per abbassare il costo della propria esistenza.

La Cina non vuole dipendere da CUDA per sempre

Il loop hardware-software è diventato anche un tema strategico in Cina. Nel settembre 2026 Empyrean Technology, uno dei principali produttori cinesi di software EDA, ha dichiarato che l’uso di agenti AI ha ridotto da quattro settimane a una settimana un task di layout circuitale.

Il messaggio dell’azienda è esplicito: il settore sta passando da “umani che usano strumenti” a “umani che comandano agenti”.

Allo stesso tempo, DeepSeek e Huawei hanno annunciato una collaborazione su strumenti di programmazione per i chip Ascend, con l’obiettivo di ridurre la dipendenza dall’ecosistema Nvidia e CUDA. Reuters ha descritto il progetto come parte della costruzione di uno stack più autonomo attorno ad Ascend.

Questo si incastra con la strategia che abbiamo raccontato in AI+ nel piano quinquennale cinese e con la più ampia sfida cinese per ridurre la dipendenza dalle GPU Nvidia.

Alibaba vuole controllare modello, chip e data center

Alibaba ha presentato a settembre una strategia full-stack che include nuovi chip proprietari, modelli Qwen di nuova generazione, cloud e agenti. L’azienda prevede di espandere pesantemente la capacità dei propri data center nei prossimi anni.

Il significato industriale è chiaro. La competizione non

Più questi strati diventano interdipendenti, più l’AI può essere usata per ottimizzare l’intero sistema.

Tra due o tre anni: ogni grande laboratorio potrebbe diventare una chip company

Lo scenario 2028-2029 più interessante non è che l’AI sostituisca tutti gli ingegneri. È che il costo cognitivo del design si abbassi abbastanza da rendere i chip custom molto più accessibili.

Oggi progettare un ASIC avanzato richiede team enormi, anni di esperienza e investimenti giganteschi. Se gli agenti riescono a comprimere verifica, RTL, floorplanning, ottimizzazione e software, la barriera all’ingresso può diminuire.

Una società di robotica potrebbe progettare un chip specifico per il proprio modello fisico. Una biotech potrebbe costruire un acceleratore per simulazioni molecolari. Un’azienda di agenti potrebbe avere un chip ottimizzato per lunghi workload sequenziali. Un centro di ricerca potrebbe creare hardware dedicato alla quantistica.

Il risultato sarebbe la fine dell’idea che pochi chip generalisti debbano servire tutto.

La Physical AI avrà bisogno di silicio diverso

La crescita dei robot umanoidi e della Physical AI industriale renderà questa tendenza ancora più forte.

Un robot deve gestire visione, controllo motorio, memoria, pianificazione e risposta in tempo reale con limiti energetici molto più severi di un data center. Non può sempre inviare tutto al cloud.

Serviranno chip efficienti, specializzati e progettati insieme ai modelli. È uno dei motivi per cui l’idea di Architect Labs — un acceleratore per Physical AI progettato in gran parte da un sistema AI — è così significativa.

Se l’AI riuscirà a progettare il proprio hardware edge, allora l’intelligenza artificiale nel mondo fisico potrà evolvere più rapidamente.

Il software potrebbe iniziare a ordinare il proprio hardware

Spingiamo lo scenario un passo oltre. Oggi un team decide quale chip costruire. Domani un agente potrebbe osservare i workload reali e individuare autonomamente che una certa operazione consuma troppo tempo o troppa energia.

Potrebbe proporre un acceleratore specializzato, generare il design, verificarlo, stimarne i costi e preparare i file necessari per la produzione. Un essere umano approverebbe le decisioni critiche, ma gran parte del ciclo operativo potrebbe diventare automatica.

Non siamo ancora lì. La produzione fisica resta lenta, costosa e piena di vincoli. Ma il percorso è visibile.

È la stessa logica dei robot che iniziano a costruire l’infrastruttura dell’AI: il sistema digitale comincia a influenzare direttamente la propria base fisica.

Tra dieci anni: il chip potrebbe diventare un prodotto del modello

Portiamo lo scenario al 2036. Un nuovo modello viene addestrato. Durante i test, migliaia di agenti analizzano i suoi pattern reali: quali operazioni usa più spesso, dove spreca energia, quale traffico di memoria genera, quali forme di parallelismo sfrutta.

Invece di adattare il modello a un chip esistente, il sistema genera una nuova architettura hardware attorno al modello.

Agenti EDA esplorano varianti. Altri agenti simulano termica e packaging. Laboratori autonomi testano nuovi materiali. Robot industriali preparano prototipi. Il firmware e i kernel vengono generati contemporaneamente. Il nuovo silicio entra in produzione e diventa la piattaforma della generazione successiva.

A quel punto la distinzione fra modello e macchina si riduce. Il modello non gira semplicemente “su un computer”. Il computer nasce intorno al modello.

Questo è recursive self-improvement? Non ancora. Ma gli assomiglia

È importante non usare parole più grandi delle prove. L’AI di oggi non controlla autonomamente l’intero ciclo, dalla teoria dei transistor alla fabbrica. Gli umani definiscono ancora architetture, obiettivi, vincoli e validano le decisioni critiche.

Ma l’auto-miglioramento non deve iniziare con una macchina che riscrive magicamente tutto il proprio codice. Può iniziare con piccoli loop reali.

Un modello aiuta a progettare un chip. Il chip rende il modello più veloce. Il modello più veloce esplora più design. I design migliori producono hardware più efficiente.

Questo non è ancora un’esplosione di intelligenza. È però una forma concreta di accelerazione ricorsiva mediata dall’ingegneria.

Ed è perfettamente coerente con la traiettoria che abbiamo descritto parlando di Intelligence Big Bang, corsa all’AGI e modelli del mondo.

Il segnale da osservare adesso

Nei prossimi anni ci saranno migliaia di annunci sui chip AI. Molti saranno marketing. Il segnale davvero importante sarà un altro: quanta parte del ciclo di progettazione viene svolta da agenti senza intervento umano passo per passo?

Quanto tempo passa dalla specifica a un design verificato?

Questi numeri diranno molto più di qualsiasi slogan.

Perché il vero punto non è che l’AI abbia imparato a disegnare un circuito. È che la macchina che consuma più compute nella storia sta iniziando a partecipare alla progettazione del compute che consumerà domani.

E se questo loop continuerà a stringersi, la prossima generazione di AI potrebbe non nascere soltanto da un modello migliore.

Potrebbe nascere da un cervello di silicio che la generazione precedente ha contribuito a progettare.